SK하이닉스 향후 30년 D램 로드맵 발표

이 시간 주요기사

뉴스 > 전기·전자·통신

일본 교토에서 열리는 IEEE VLSI 심포지엄 2025 참가
기존 D램 미세화 한계… 10나노급 이하 4F² VG 플랫폼 전환 검토

양준규 기자 기자페이지 + 입력 2025-06-10 09:59:06

▲ SK하이닉스가 차세대 D램 기술 로드맵을 공식 발표했다. ⓒ스카이데일리

SK하이닉스가 일본 교토에서 12일까지 진행되는 전기전자공학자협회(IEEE) 초대규모 집적회(VLSI) 심포지엄 2025에서 향후 30년을 이끌 차세대 D램 기술 로드맵을 공식 발표하고 지속 가능한 혁신 방향성을 제시했다.

차선용 SK하이닉스 미래기술연구원장(CTO)은 10일 행사 3일차 기조 연설에서 ‘지속 가능한 미래를 위한 D램 기술의 혁신 주도’를 주제로 발표를 진행했다. 차 CTO는 “현재의 테크 플랫폼을 적용한 미세 공정은 점차 성능과 용량을 개선하기 어려운 국면에 접어들고 있다”며 “이를 극복하기 위해 10나노 이하에서 구조와 소재와 구성 요소의 혁신을 바탕으로 4F² VG 플랫폼과 3D D램 기술을 준비해 기술적 한계를 돌파하겠다”고 말했다.

현재는 6F² 셀이 일반적이지만, 4F 셀과 함께 회로부를 셀 영역 아래로 배치하는 웨이퍼 본딩 기술을 적용하면 셀 효율은 물론 전기적 특성까지 개선되는 효과를 기대할 수 있다.

차 CTO는 4F² VG와 함께 3D D램도 차세대 D램 기술의 핵심 축으로 제시했다. 업계에서는 이 기술의 제조 비용이 적층 수에 비례해 증가할 수 있다는 관측이 있지만 SK하이닉스는 기술 혁신을 통해 이를 극복하고 경쟁력을 확보하겠다는 방침이다.

아울러 구조적 혁신을 넘어 핵심 소재와 D램 구성 요소 전반에 대한 기술 고도화를 추진해 새로운 성장 동력을 확보하고 이를 통해 향후 30년간 D램 기술 진화를 지속할 수 있는 기반을 구축하겠다는 계획도 전했다.

차 CTO는 “2010년 전후만 하더라도 D램 기술은 20나노가 한계라는 전망이 많았으나 지속적인 기술 혁신을 통해 현재에 이르게 됐다"며 “앞으로 D램 기술 개발에 참여할 젊은 엔지니어들의 이정표가 될 중장기 기술 혁신 비전을 제시하고 업계와 함께 협력해 D램의 미래를 현실로 만들어 가겠다”고 말했다.

한편 행사 마지막 날인 12일에는 박주동 SK하이닉스 부사장이 발표자로 나선다. 이 자리에서 VG와 웨이퍼 본딩 기술을 적용해 D램의 전기적 특성을 확인한 최신 연구 결과도 공개할 예정이다.

양준규 기자 jgyang@skyedaily.com 기자페이지 +

후원하기

정기 후원
일반 후원
무통장입금: 하나은행 158-910019-39504 스카이데일리
스카이데일리는 온라인 판 스카이데일리닷컴과 32면 대판으로
매일 발행되는 일간종합신문 스카이데일리(조간)를 통해 독자 여러분들과 만나고 있습니다. 후원자 분들께는 지면광고를 하고자 하실 경우
특별 할인가격이 제공됩니다.